

【11】證書號數： I228227

【45】公告日： 中華民國 94 (2005) 年 02 月 21 日

【51】Int. Cl.⁷: G06F17/50

發明 全 5 頁

【54】名稱： 奈米積體電路估測分佈式 R L C 耦合互連線路串擾雜訊的設計方法與驗證

METHOD AND VERIFICATION OF ESTIMATING CROSSTALK NOISE IN COUPLED RLC INTERCONNECTS WITH DISTRIBUTED LINE IN NANOMETER INTEGRATED CIRCUITS

【21】申請案號： 092137851

【22】申請日期： 中華民國 92 (2003) 年 12 月 31 日

【11】公開編號： 200417888

【43】公開日期： 中華民國 93 (2004) 年 09 月 16 日

【72】發明人：

李恆哲
朱家齊
馮武雄
賴銘宏

LEE, HERNG JER
CHU, CHIA CHI
FENG, WU SHIUNG
LAI, MING HONG

【71】申請人：

長庚大學
桃園縣龜山鄉文化一路259號

CHANG GUNG UNIVERSITY

【74】代理人：

1

2

[57]申請專利範圍：

1. 一種奈米積體電路估測分佈式 RLC 耦合互連線路串擾雜訊的設計方法與驗證方法，在此線路中，一段分佈式線路 Line_jⁱ 於前端(x=0)電流動差 I_{1,k}ⁱ(0)與後端(x=1)電壓動差 V_{1,k}ⁱ(1)為

$$I_{j,k}^i(0) = I_{j,k}^i(1) + J_{j,k}^i,$$

$$V_{j,k}^i(1) = V_{j,k}^i(0) - R_j^i I_{j,k}^i(1) - E_{j,M_j}^i - E_{j,k}^i;$$

其中， $J_{j,k}^i = \sum_{n=0}^{2(k-1)} \frac{\alpha_{j,k,n}^i}{n+1},$

$$E_{j,M_j}^i = L_j^i I_{j,k-1}^i(1) + \sum_{M_{j,n}^i \in MM_j^i} M_{j,n}^{i,1} I_{j,k-1}^i(1),$$

$$E_{j,k}^i = R_j^i \sum_{n=0}^{2(k-1)} \frac{\alpha_{j,k,n}^i}{n+2} + L_j^i \sum_{n=0}^{2(k-1)} \frac{\alpha_{j,k-1,n}^i}{n+2} + \sum_{M_{j,n}^i \in MM_j^i} M_{j,n}^{i,2} \sum_{n=0}^{2(k-1)} \frac{\alpha_{j,k-1,n}^i}{n+2};$$

且其中，

$$\alpha_{j,n}^i = C_{j,n}^i \beta_{j,k-1}^i - \sum_{C_{j,n}^i \in CC_j^i} C_{j,n}^{i,1} \beta_{j,k-1}^i,$$

$$\beta_{j,k,0}^i = V_{j,k}^i(0)$$

$$\beta_{j,k,1}^i = -R_j^i \left(I_{j,k}^i(1) + \sum_{n=0}^n \frac{\alpha_{j,k,n}^i}{n+1} \right) - L_j^i \left(I_{j,k-1}^i(1) + \sum_{n=0}^n \frac{\alpha_{j,k-1,n}^i}{n+1} \right) -$$

$$\sum_{M_{j,n}^i \in MM_j^i} \left(I_{j,k-1}^i(1) + \sum_{n=0}^n \frac{\alpha_{j,k-1,n}^i}{n+1} \right)$$

10.

$$\beta_{j,k}^{i(n+2)} = \frac{1}{(n+1)(n+2)} \left(R_j^i \alpha_{j,kn}^i + L_j^i \alpha_{j,k}^{i(n+1)} + \sum_{M_{j,i}^{i(n+2)}} M_{j,i}^{i(n+2)} \alpha_{j,k}^{i(n+1)} \right), n \geq 0$$

尚且其中，

上標*i*表示電路模型中第*i*個樹狀結構線路*Tⁱ*上；

下標*j*代表*Tⁱ*中第*j*個節點*n_jⁱ*，此節點即為該線路後端(*x*=1)；

*R_jⁱ*和*L_jⁱ*表示分佈式線路*Line_jⁱ*的電阻和電感值，*C_jⁱ*表示*Line_jⁱ*接地的電容值；

*C_{j,i}ⁱ*表示分佈式線路*Line_jⁱ*與一鄰近分佈式線段*Line_iⁱ*間之耦合電容；

與*Line_jⁱ*相接之電容，其總電容值定義為*C_{jr}ⁱ*，即 $C_{jr}^i = C_j^i + \sum_{C_{j,i}^{i(n+2)} \in C_j^i} C_{j,i}^{i(n+2)}$ ；

*M_{j,i}ⁱ*為*Line_jⁱ*與一鄰近分佈式線段*Line_iⁱ*間之互感值；

*CC_jⁱ*為所有與*Line_jⁱ*有關之耦合電容之集合；

*MM_jⁱ*為所有與*Line_jⁱ*有關之互感之集合；

*V_jⁱ(*x*,*s*)*及*I_{C_j}ⁱ(*x*,*s*)*分別表示*Line_jⁱ*上對電壓及電容性電流的轉換函式；

*V_{j,k}ⁱ(*x*)*及*I_{C_{j,k}}ⁱ(*x*,*s*)*分別表示*V_jⁱ(*x*,*s*)*及*I_{C_j}ⁱ(*x*,*s*)*以泰勒展開式展開時第*k*階的係數(即動差)；

$\alpha_{j,kn}^i$ 為*I_{C_{j,k}}ⁱ(*x*)*以泰勒展開式展開時第*n*階的係數，即

$$I_{C_{j,k}}^i(x) = \sum_{n=0}^m \alpha_{j,kn}^i x^n ;$$

$\beta_{j,kn}^i$ 為*V_{j,k}ⁱ(*x*)*以泰勒展開式展開時第*n*階的係數，即

$$V_{j,k}^i(x) = \sum_{n=0}^p \beta_{j,kn}^i x^n .$$

2.如申請專利範圍第1項所述之一種奈

米積體電路估測分佈式RLC耦合互連線路串擾雜訊的設計方法與驗證方法，所求得之動差值與其他多項式係數可用於建構估測串擾雜訊峰值之簡化模型；其中，簡化MNA矩陣之 \hat{N} 矩陣的第*k*列第*l*行元素 $\hat{n}_{k,l}$ 中，線路*Line_jⁱ*對其值之貢獻為：

$$\int_0^1 V_{j,k-1}^i(z) I_{C_{j,l-1}}^i(z) dz = \sum_{n=0}^{2(k+l-3)} \frac{a_{j,n}^i}{n+1} ,$$

$$\int_0^1 I_{j,k-1}^i(z) E_{LM_{j,l-2}}^i(z) dz = \sum_{n=0}^{2(k+l-4)} \frac{b_{j,n}^i}{n+1} ;$$

其中 $a_{j,n}^i = \sum_{p=\max(0, n-2(l-2))}^{\min(2(k-1), n)} \beta_{j,k-1,p}^i \alpha_{j,l-1, n-p}^i$,

且 $b_{j,n}^i$ 為多項式 $I_{j,k-1}^i(z) E_{LM_{j,l-2}}^i(z)$ 中 z^n 的係數。

圖式簡單說明：

圖一為施行本發明之演算工具的輸出輸入方塊圖。

圖二為耦合RLC樹狀模型*Tⁱ*的典型表示法。


圖三為兩節點間發生耦合電容的情況：(a)為原始的電路模型；(b)為等效的動差模型。

圖四為耦合樹狀模型中的分佈式傳輸線模型。

圖五為分佈式線路耦合RLC線段的動差模型。


圖六為耦合RLC樹狀模型兩平行導線形態。其中導線1的耦合線段的長度計有L1={1,2,3,4,5}(mm)五種，而導線2中的耦合線段長度亦有L2={1,2,3,4,5}(mm)五種，其中後者比前者的長度為短。

(3)




圖一

(4)




圖二




圖三


(5)



圖四



圖五



圖六

